Registos, contadores e temporização

Captura

• Latch D: acompanha D enquanto habilitado. Flip-flop D: amostra só no flanco; conserva entre flancos.
• Latch SR de NOR: S=1 põe Q=1, R=1 põe Q=0, S=R=0 conserva. S=R=1 é proibido: ao libertar não garante o estado.
• $Q_D^+=D$, $Q_T^+=Q\oplus T$, $T=Q\oplus Q^+$. $Q^+$ é o estado depois do flanco.
• Todos calculam a partir do estado antigo e atualizam em conjunto. Com $D_A=B,D_B=A$ e AB=10: 01, 10, 01.

Registos e contadores

• Enable E: $Q^+=ED+\overline EQ$. Reset síncrono atua no flanco; assíncrono, logo que ativo. Confirma polaridade e prioridade.
• Registo de $w$ bits: $w$ flip-flops com o mesmo relógio. Banco de $N$ registos de $w$ bits: $Nw$ bits, endereço com $\lceil\log_2N\rceil$ bits.
• Contador com enable: $T_0=E$, $T_i=E\prod_{j<i}Q_j$. Módulo N: $\lceil\log_2N\rceil$ flip-flops, N−1 volta a 0, inválidos com destino definido.

Temporização

Sem skew, entre dois registos:

$$T_{clk}\ge t_{cq,max}+t_{comb,max}+t_{setup},\quad t_{cq,min}+t_{comb,min}\ge t_{hold}.$$

• Setup usa o percurso mais lento; hold, o mais rápido. Período maior não corrige hold.
• Exemplo: 1 + 6 + 1 = 8 ns, $f_{max}=125$ MHz.

Contas na lição.