Porta série e UART

Para enviar MOVE +5, a aplicação prepara bytes e a UART converte-os numa sequência de bits. A UART reconstrói os bytes recebidos, mas não lhes atribui o significado de movimento nem delimita a mensagem; essa estrutura pertence ao protocolo, definido em Protocolos de comunicação. Em 2025/26, a série é matéria extra do projeto.

Comunicação assíncrona

Em transmissão série, os bits seguem um após outro. Em comunicação assíncrona, emissor e recetor usam relógios independentes e combinam previamente a duração de cada bit. O start bit permite ao recetor localizar o início de cada carácter e amostrar os bits seguintes com o seu relógio.

Na configuração 7E1, há sete bits de dados, paridade par e um stop bit. Somando o start bit, cada carácter ocupa dez bits. Na configuração 8N1, há oito dados e nenhuma paridade, também dez bits no total. O número de bits úteis não é sempre o número de bits transmitidos.

A taxa de bits mede bit/s; a taxa de símbolos mede baud. Nesta linha binária há um bit por símbolo, por isso os valores coincidem, mas essa igualdade não vale para todas as comunicações. Em 7E1, cada carácter só transporta sete bits úteis, mesmo que a API o guarde num byte de C.

Em 8N1 a 9600 bit/s, o máximo ideal é $9600/10=960$ bytes de dados por segundo, ou seja, uma mensagem de 20 bytes ocupa pelo menos $200/9600\approx20{,}83$ ms, sem pausas entre caracteres nem bytes de controlo da aplicação.

A paridade par faz o total de bits a 1 nos dados e na paridade ser par. Deteta um número ímpar de inversões nesses bits, mas duas inversões conservam a paridade. Não substitui a validação de framing ou do conteúdo da mensagem.

Simplex só comunica num sentido. Half-duplex comunica nos dois sentidos, mas um de cada vez. Full-duplex permite transmissão nos dois sentidos em simultâneo. Ter uma UART não determina sozinho o protocolo de turnos da aplicação.

Registos e endereços

COM1 tem base 0x3F8 e IRQ4; COM2 tem base 0x2F8 e IRQ3. Os offsets são relativos à base:

Offset	Leitura	Escrita
0	RBR, byte recebido	THR, byte a transmitir
1	IER, interrupções ativas	IER
2	IIR, causa de interrupção	FCR, controlo das FIFOs
3	LCR, parâmetros da trama	LCR
4	MCR, controlo de modem	MCR
5	LSR, estado da linha	Só leitura no modelo 16550 clássico
6	MSR, estado de modem	Só leitura no modelo 16550 clássico
7	Scratch register	Scratch register

Os offsets 0 e 1 têm outra interpretação quando DLAB, bit 7 de LCR, vale 1: tornam-se DLL e DLM, os bytes baixo e alto do divisor. Antes de receber ou transmitir dados, garante DLAB a 0.

LCR e divisor

Os bits 1 a 0 de LCR selecionam 5, 6, 7 ou 8 bits de dados, por códigos 00 a 11. O bit 2 seleciona um stop bit quando vale 0; quando vale 1 seleciona dois, ou 1,5 se houver cinco bits de dados. O bit 3 ativa paridade e os bits seguintes escolhem o tipo.

Para 8N1, LCR sem DLAB vale 0x03. Para 7E1, vale 0x1A: código 2 para sete dados, bit 3 para paridade e bit 4 para paridade par.

Com o relógio nominal da UART clássica, a taxa de bits é:

$$bitrate=\frac{115200}{D}.$$

A 9600 bit/s, $D=12=\texttt{0x000C}$. A sequência é ler e conservar LCR, ativar DLAB, escrever DLL no offset 0 e DLM no offset 1, e limpar DLAB com a configuração de trama pretendida. Para 7E1, poderias escrever LCR 0x9A, DLL 0x0C, DLM 0x00 e finalmente LCR 0x1A.

Enquanto DLAB estiver a 1, escrever em base + 0 altera o divisor, não transmite um carácter, por isso deixar DLAB ativo explica “enviei, mas não chegou nada”. A taxa pedida deve ter divisor representável e não nulo; quantifica o erro quando não divide 115200 exatamente.

LSR e polling

Bit de LSR	Significado
0	Há dados recebidos
1	Overrun, houve perda por falta de espaço
2	Erro de paridade
3	Erro de framing, como stop bit inválido
4	Break recebido
5	THR vazio, pode aceitar outro carácter
6	THR e registo de deslocamento vazios
7	Erro associado à FIFO, conforme o modelo

Para transmitir, espera bit 5 e escreve THR, porque o bit 6 só é necessário quando queres saber se o último carácter já saiu fisicamente, por exemplo antes de fechar a ligação. Para enviar 0x41, confirma primeiro DLAB a 0, espera até o bit 5 de LSR ficar a 1, escreve 0x41 em THR e só consultas o bit 6 no fim, quando precisares de garantir que a linha ficou livre.

Para receber, verifica bit 0 e erros, lê RBR e aplica a política do protocolo aos bytes inválidos. Usa os efeitos de leitura especificados para a UART concreta; uma leitura de estado pode limpar alguns flags. Guarda o estado antes de o voltares a ler.

Polling com espera ilimitada pode prender o programa se o outro processo nunca enviar o byte esperado. Usa um timeout e distingue ausência de dado, falha da chamada Minix e erro reportado pela UART.

IER e IIR

IER ativa causas: bit 0 para receção, bit 1 para THR vazio, bit 2 para estado de receção e bit 3 para estado do modem. Ativar uma causa na UART e subscrever a IRQ no Minix são passos diferentes, ambos necessários.

No IIR, bit 0 a 1 significa que não há interrupção pendente. Se estiver a 0, os bits de identificação indicam a causa mais prioritária. Os valores usuais, depois de aplicar a máscara 0x0E, são:

Identificador	Causa
0x06	Estado da linha de receção
0x04	Dados recebidos
0x0C	Timeout de caracteres na FIFO
0x02	THR vazio
0x00	Estado de modem

O handler consulta IIR, atende a causa pela operação exigida e volta a consultar até não haver causas pendentes, dentro de uma política que evite monopolizar o ciclo. No caso de receção, retira os bytes disponíveis para uma fila. No caso de erro, lê o estado necessário e informa o nível superior.

Para transmissão por interrupções, mantém uma fila de saída. Quando a fila recebe o primeiro byte após um período inativo, inicia a transmissão se THR estiver pronto e ativa a causa apropriada. Quando não há mais bytes, evita deixar interrupções de transmissão inúteis ativas. Esperar apenas por uma futura interrupção pode deixar o primeiro byte na fila sem arrancar.

FIFO e fila da aplicação

A FIFO de hardware absorve pequenos atrasos. No modelo 16550 com FIFO de 16 bytes, FCR bit 0 ativa as FIFOs; bits 1 e 2 pedem limpeza de receção e transmissão; bits 7 a 6 escolhem limiares de receção 1, 4, 8 ou 14 bytes. Esses limiares não são a capacidade da fila da aplicação.

Um limiar alto pode reduzir o número de interrupções, mas aumenta a espera dos primeiros bytes. Se a mensagem for menor do que o limiar, a causa de timeout de caracteres permite tratar os bytes sem esperar indefinidamente que a FIFO encha.

A fila em software separa leitura do dispositivo e parsing de mensagens. Um único char received perde valores se o handler ler vários bytes antes de a aplicação os consumir. Numa fila circular, conserva cabeça, cauda e quantidade ou uma convenção inequívoca para distinguir cheio de vazio.

Se a fila encher, define uma política: descartar com sinalização de perda, pausar o produtor se o protocolo o permitir ou aumentar capacidade depois de medir a carga. Parar de ler a UART não impede o outro lado de transmitir e pode causar overrun.

Verificar a comunicação

No ambiente da cadeira, duas máquinas virtuais podem ligar as portas série através de sockets. Verifica primeiro bytes conhecidos num sentido e depois no outro. A ligação virtual pode não modelar todos os efeitos elétricos ou de temporização de uma ligação física; não uses esse resultado para dispensar parâmetros corretos numa UART real.

O Minix pode já ter um driver para a porta. Em modo de interrupções, usa a subscrição exclusiva prevista pelo ambiente para evitar consumo concorrente. Ao terminar, desativa as causas que ativaste na UART, repõe parâmetros alterados quando aplicável e remove a subscrição. Como esses bytes se tornam mensagens recuperáveis é o tema de Protocolos de comunicação.