RISC-V: instruções e codificação

lw a0,8(t0) reúne três decisões: ler uma word, usar t0 como base e somar 8 bytes ao endereço. A instrução de 32 bits codifica a operação, os registos e esse imediato; aqui usamos os formatos de 32 bits de RV32I, sem a extensão de instruções comprimidas.

Aritmética e lógica

A sintaxe add rd,rs1,rs2 significa $rd\leftarrow rs1+rs2$. sub, and, or e xor seguem a mesma ordem. O destino pode coincidir com uma fonte: a operação lê os valores antigos antes de escrever.

addi rd,rs1,imm usa um imediato de 12 bits com sinal, de $-2048$ a 2047. O imediato é estendido com sinal também em andi, ori e xori. Por exemplo, xori t0,t0,-1 inverte todos os bits; os bits 111111111111, ou FFF em hexadecimal, representam -1 neste campo. Escreve -1 no programa para indicar esse valor com sinal, em vez de assumir que qualquer assembler aceita a escrita positiva 4095 como imediato de 12 bits.

sll desloca para a esquerda; srl desloca para a direita introduzindo zeros; sra repete o sinal. Em RV32, as versões por registo usam os 5 bits inferiores da quantidade de deslocamento. slli, srli, srai usam uma quantidade de 0 a 31.

slt e sltu escrevem 1 se a primeira fonte for menor que a segunda, com ou sem sinal. As somas mantêm os 32 bits inferiores e não lançam uma exceção por overflow inteiro.

A extensão M acrescenta mul para a metade baixa do produto, e mulh, mulhu, mulhsu para a metade alta com fontes respetivamente sinal/sinal, sem sinal/sem sinal e sinal/sem sinal. div divide com sinal truncando para zero; rem dá o resto. divu e remu usam valores sem sinal. srai de -3 por uma posição dá -2, enquanto dividir -3 por 2 dá -1.

Casos limite da divisão

Na extensão M, divisão por zero não gera uma exceção inteira: o quociente fica com todos os bits a 1 e o resto é o dividendo. No caso com sinal $-2^{31}/(-1)$, o quociente conserva $-2^{31}$ e o resto é 0. O programa deve testar estes casos quando o contrato exige um resultado matemático representável.

Loads e stores

lw rd,d(rs1) lê uma word em $rs1+d$. sw rs2,d(rs1) escreve uma word nesse endereço. O deslocamento é em bytes, com 12 bits com sinal. lb e lh estendem o sinal; lbu e lhu estendem com zeros. sb e sh escrevem só os 8 ou 16 bits inferiores.

Não há um registo de destino num store. Em sw a0,12(s0), a0 é o dado e s0 é a base. Trocar estes papéis altera tanto o endereço como o valor escrito.

Saltos

beq e bne comparam igualdade; blt e bge comparam com sinal, enquanto bltu e bgeu comparam sem sinal. Se a condição for falsa, o PC segue para PC+4; se for verdadeira, vai para PC da instrução + deslocamento.

O formato B representa um deslocamento par, em bytes, de -4096 a 4094. O bit 0 é implícito. Sem a extensão comprimida, as instruções continuam alinhadas a 4 bytes; um destino que só seja múltiplo de 2 pode ser inválido. Usa etiquetas em código para o assembler calcular o deslocamento.

jal rd,etiqueta guarda PC+4 em rd e salta para PC+d. O formato J permite deslocamentos pares de $-2^{20}$ a $2^{20}-2$ bytes. jalr rd,d(rs1) guarda PC+4 e salta para $(rs1+d)\mathbin{\&}\sim1$, limpando o bit 0. O valor de rs1 é o antigo, mesmo se rs1=rd.

Campos dos formatos

Lê esta tabela do bit 31 para o bit 0. op ocupa 7 bits, cada registo 5, f3 3 e f7 7.

Formato	Campos do bit 31 ao 0
R	f7, rs2, rs1, f3, rd, op
I	imm[11:0], rs1, f3, rd, op
S	imm[11:5], rs2, rs1, f3, imm[4:0], op
B	imm[12], imm[10:5], rs2, rs1, f3, imm[4:1], imm[11], op
U	imm[31:12], rd, op
J	imm[20], imm[10:1], imm[11], imm[19:12], rd, op

Os índices de imm são os bits do deslocamento reconstruído, não posições consecutivas na instrução. S e B não têm rd; U e J não têm rs1 nem rs2.

Codificar passo a passo

Para add t0,t1,t2, os registos são x5, x6, x7. add usa op=0110011, f3=000, f7=0000000, com

0000000 | 00111 | 00110 | 000 | 00101 | 0110011

O código é 0x007302B3. sub muda f7 para 0100000; and usa f3=111 e f7=0000000. Uma operação não fica identificada apenas por f3.

Para lw a0,-12(s0), usa x10 e x8, op=0000011, f3=010. O imediato de 12 bits é $4096-12=4084=\mathrm{FF4}_{16}$, com

111111110100 | 01000 | 010 | 01010 | 0000011

Dá 0xFF442503. No store sw a0,12(s0), reparte 000000001100 em 0000000 e 01100; o código é 0x00A42623. Reconstrói S juntando imm[11:5] e imm[4:0] antes de estender o sinal; reconstrói B juntando imm[12],imm[11],imm[10:5],imm[4:1] e o bit 0 implícito. Para um branch de $-8$, os campos B são imm[12]=1,imm[11]=1,imm[10:5]=111111,imm[4:1]=1100.

Para beq x5,x6 com destino 16 bytes à frente, imm[4:1]=1000 e os outros bits de imm são 0. Dá 0x00628863. O imediato B é repartido pela palavra:

Bits do deslocamento	Para +16	Posições na instrução
imm[12]	0	31
imm[10:5]	000000	30:25
imm[4:1]	1000	11:8
imm[11]	0	7
imm[0]	0	Implícito, não guardado

Para descodificar, repõe a ordem imm[12], imm[11], imm[10:5], imm[4:1], 0 e estende o sinal. O resultado já está em bytes. Não coloques o inteiro 16 num campo contínuo de 12 bits nem multipliques o valor reconstruído novamente por 2.

Para jal ra com destino 8 bytes à frente, rd=x1, op=1101111. O deslocamento 8 tem imm[10:1]=0000000100; os restantes campos do imediato são 0:

0 | 0000000100 | 0 | 00000000 | 00001 | 1101111

A palavra é 0x008000EF. O salto usa PC+8, mas ra recebe PC+4. O endereço de destino e o endereço de retorno têm funções diferentes.

Constantes e pseudo-instruções

lui rd,u coloca u nos 20 bits superiores e zeros nos 12 inferiores. auipc rd,u soma esse valor ao PC atual. Para construir 0x12345ABC, a parte baixa ABC seria um imediato negativo, -1348. Usa lui t0,0x12346 e addi t0,t0,-1348: a soma dá o valor desejado.

Pseudo-instruções são conveniências do assembler. mv rd,rs é addi rd,rs,0; not usa xori com -1; neg usa sub rd,zero,rs; j é jal zero; ret é jalr zero,0(ra). li, la e call podem expandir em mais de uma instrução. Para contar ciclos ou calcular endereços, conta as instruções máquina emitidas, não só as linhas do ficheiro.