Assembly RISC-V

Registos RV32

Registos	Convenção
x0	Sempre zero
x1/x2	ra retorno; sp pilha, repor ao sair
t0–t6	Temporários, o chamado não preserva
a0–a7	Argumentos; a0/a1 trazem o retorno
s0–s11	O chamado repõe os que alterar

Banco f separado para vírgula flutuante. Alinhamento de pilha de 16 bytes.

Memória e imediatos

• Endereços em bytes: lw rd,12(rs1) lê em rs1+12. Palavra de 4 B; vetor[i] em base+4i.
• lb/lh estendem sinal; lbu/lhu preenchem zeros. Little endian guarda o byte baixo primeiro.
• addi usa imediato de 12 bits com sinal. Soma mantém 32 bits baixos, sem exceção.
• slt/blt/bge com sinal; sltu/bltu/bgeu sem sinal. srai arredonda negativos para baixo, div para zero.

Vírgula flutuante

• .s simples 32 bits, .d dupla 64 bits. flw copia, fcvt converte.
• Precisão dupla sobre dados simples: flw, fcvt.d.s por elemento, fadd.d, avanço de 4 B. Contagem com fcvt.d.w, retorno com fcvt.s.d.
• fmv copia bits; não converte.

Codificar e saltar

Formato	Campos
R	funct7 rs2 rs1 funct3 rd opcode
I	imm12 rs1 funct3 rd opcode
S	imm[11:5] rs2 rs1 funct3 imm[4:0]
B/J	Imediato reordenado, bit zero implícito

• Deslocamento B/J em bytes, somado ao PC da própria instrução.
• jal/jalr guardam PC+4; jalr salta para (base+imm)&~1. Conta pseudoinstruções depois de expandidas.
• lui + addi baixo negativo exige compensar a parte alta.

Pilha e recursão

Pico soma os tamanhos dos frames ativos; com tamanhos iguais, ativos × tamanho. Inclui o caso base quando reserva antes do teste.

Explicação completa.